崗位職責(zé):
負(fù)責(zé)芯片的RTL signoff、邏輯綜合、DFT設(shè)計(jì)、形式驗(yàn)證、自動(dòng)布局布線(xiàn)、寄生參數(shù)提取、時(shí)序分析、壓降分析、ESD分析、DRC/LVS、特定電路仿真等。
任職要求:
1.本科及以上學(xué)歷,電子相關(guān)專(zhuān)業(yè);
2.熟悉CMOS集成電路設(shè)計(jì)及制造流程、Verilog硬件描述語(yǔ)言;
3.熟練使用數(shù)字后端常用EDA工具以及Perl、TCL、shell等一門(mén)或多門(mén)腳本語(yǔ)言;
4.具備良好的溝通協(xié)調(diào)能力。