崗位職責(zé):
新產(chǎn)品FPGA開發(fā)工作
1、負(fù)責(zé)項(xiàng)目中FPGA方案設(shè)計(jì);
2、負(fù)責(zé)FPGA代碼開發(fā)、調(diào)試、維護(hù)及仿真調(diào)試;
3、負(fù)責(zé)FPGA相關(guān)文檔整理,邏輯設(shè)備開發(fā)設(shè)計(jì)報(bào)告;
4、負(fù)責(zé)FPGA功能調(diào)試,配合系統(tǒng)調(diào)試。
原有產(chǎn)品優(yōu)化改進(jìn)
1、針對(duì)原有產(chǎn)品的不足進(jìn)行優(yōu)化改進(jìn);
2、功能性優(yōu)化改進(jìn);
3、產(chǎn)品性能優(yōu)化改進(jìn);
4、原有產(chǎn)品在使用過程中的跟蹤、分析,提出改進(jìn)意見。
產(chǎn)品技術(shù)支持工作
1、為工廠生產(chǎn)產(chǎn)品提供工程燒寫及產(chǎn)品出廠測(cè)試的技術(shù)支持,
2、為工程部項(xiàng)目中產(chǎn)品布線方式及現(xiàn)場(chǎng)測(cè)試提供技術(shù)支持。
經(jīng)驗(yàn)要求:
1、本科學(xué)歷,通信、電子相關(guān)專業(yè),具備3年以上工作經(jīng)驗(yàn);
2、碩士學(xué)歷,信號(hào)處理、通信、電子相關(guān)專業(yè),具備1-2年以上工作經(jīng)驗(yàn);
熟練使用quartus/ise/vivadio開發(fā)軟件、Modelsim仿真軟件,具備verilog/VHDL語言開發(fā)經(jīng)驗(yàn),具有FPGA項(xiàng)目開發(fā)經(jīng)驗(yàn)以及板級(jí)調(diào)試經(jīng)驗(yàn),熟練使用matlab;熟悉信號(hào)處理、通信原理等理論知識(shí),并有相關(guān)經(jīng)驗(yàn);責(zé)任心強(qiáng),具有較好的執(zhí)行力和團(tuán)隊(duì)合作能力。具有安路PH1A系列FPGA芯片開發(fā)經(jīng)驗(yàn)優(yōu)先考慮。