?作職責:
1. 參與芯?的規(guī)格制定和架構設計,以及解決?案的評估;
2. 根據(jù)規(guī)格書撰寫模塊/?系統(tǒng)設計?檔;
3. 完成模塊級的 RTL 編碼和 IP 集成設計, 對模塊做綜合、時序優(yōu)化和可測試性設計;
4. 協(xié)助 FPGA/硬件加速器?程師和軟件?程師完成 FPGA 原型/硬件加速器測試;
5. 配合后端?程師完成布局布線。
崗位要求:
1. 理?類專業(yè)畢業(yè),三年及以上芯?設計和系統(tǒng)設計?作經(jīng)驗;
2. 熟悉芯?開發(fā)流程,熟練掌握芯?從架構到?表的全流程;
3. 精通 Verilog 和 Systemverilog, 熟悉 linux ?作環(huán)境及 Perl/Python/Shell/Makefile 等編程腳
本;
4. 數(shù)量掌握 VCS、Verdi, DC 等 EDA ?具;
5. 具有良好的溝通能?和團隊合作能?;
6. 有較強的抗壓能?和綜合素質;
7. 能夠熟練閱讀和撰寫英??檔;
8. ?少有 1款芯?的流?經(jīng)驗。
崗位加分項:
1. 有過?型以太?/路由器交換芯?/智能?卡芯?的設計經(jīng)驗者優(yōu)先;
2. 有過 CPU/GPU/?絡處理器芯?的系統(tǒng)設計經(jīng)驗者優(yōu)先。
職位福利:五險一金、年底雙薪、帶薪年假、定期體檢、員工旅游、節(jié)日福利