職責描述:
1.負責模擬電路的版圖設計、版圖驗證,例如:DRC/LVS/ERC;
2.與設計工程師充分溝通,確保完全理解設計對版圖的要求;
3.相關文檔的撰寫及Tape out前版圖檢查工作;
4.有項目總體版圖設計經(jīng)驗者優(yōu)先。
任職要求:
1.微電子、電子工程等相關專業(yè)學歷,3年以上IC layout經(jīng)驗;
2.能熟練使用主流IC版圖設計工具,如Virtuoso, 版圖驗證工具,如Calibre,能看懂不同F(xiàn)oundry的DRC/LVS rule file;
3.熟悉模擬版圖設計的流程,具有扎實的半導體理論基礎知識并能理解常用電路結(jié)構;
4.掌握模擬版圖的設計技巧,對ESD,Latch-up設計規(guī)則有深刻理解;