崗位要求:
1、具備較強的Verilog/VHDL語言代碼編寫、閱讀和調(diào)試能力;
2、熟練掌握Xilinx和Altera公司的CPLD、FPGA等邏輯器件的使用,熟悉MCU、ARM、PowerPC、DSP等處理器的原理,熟悉邏輯器件與處理器的常用接口;
3、具備需求分析和軟件設(shè)計能力,熟練掌握代碼架構(gòu)設(shè)計、接口互聯(lián)設(shè)計、時序收斂方法等;
4、熟練使用相關(guān)的設(shè)計開發(fā)工具進行開發(fā)、調(diào)試和測試,熟練使用標(biāo)準(zhǔn)儀器進行硬件的調(diào)試和測試;
5、掌握常用功能電路與接口電路的實現(xiàn)方法,掌握ADC、DAC等數(shù)模混合器件的基本原理和使用方法,熟練掌握Aurora、RapidIO、PCI/PCI-E、JESD204B等常用高速接口驅(qū)動的設(shè)計開發(fā),熟悉常用接口協(xié)議;
6、具備數(shù)字電路基礎(chǔ)知識,能夠獨立閱讀接口電路時序圖、電路原理圖和PCB圖,能夠獨立進行調(diào)試、驗證和排故,完成軟硬件適配;
7、具有熟練的文檔編寫能力,能夠獨立完成設(shè)計文檔;
8、具備較強的英文資料閱讀能力及科技文獻檢索能力,具備較強的新知識學(xué)習(xí)能力;
9、具備豐富的項目經(jīng)驗,掌握本行業(yè)及相關(guān)行業(yè)的發(fā)展動態(tài)。
崗位職責(zé):
FPGA、CPLD邏輯代碼開發(fā)
職位福利:
五險一金、績效獎金、餐補、全額公積金、帶薪年假