職位描述:
FPGA模擬電路設(shè)計(jì),高速數(shù)字電路設(shè)計(jì)仿真, 版圖支持
職位要求:
1.具備下列條件之一:模擬集成電路PLL,DDR,SERDES等設(shè)計(jì)經(jīng)驗(yàn);或高速數(shù)字電路設(shè)計(jì),22nm或以下標(biāo)準(zhǔn)單元庫電路設(shè)計(jì)經(jīng)驗(yàn)
2.熟悉版圖設(shè)計(jì),具有獨(dú)立項(xiàng)目或模塊設(shè)計(jì)經(jīng)驗(yàn)
3.已有參與設(shè)計(jì)有流片和測試經(jīng)驗(yàn)
職位福利:五險(xiǎn)一金、績效獎金、帶薪年假、彈性工作、餐補(bǔ)、股票期權(quán)、年度績效獎金、出差補(bǔ)貼