本科及以上學(xué)歷,電子工程、通信工程、自動化等相關(guān)專業(yè);
?熟練使用?Verilog 或?VHDL語言,具備良好的代碼風(fēng)格;
熟練使用Xilinx、?Altera等FPGA設(shè)計工具,如ModelSim、Vivado、Quartus等;
有高速接口開發(fā)經(jīng)驗者優(yōu)先,如PCIE、SATA、以太網(wǎng)(含光纖)、DDR4等 ;
?具有三年及以上相關(guān)設(shè)計經(jīng)驗,能夠獨(dú)立完成項目中接口、算法及邏輯等功能方案與代碼實(shí)現(xiàn);
具有較強(qiáng)的責(zé)任心和溝通協(xié)作能力,具備熟練的英文文檔閱讀能力。
崗位職責(zé)
根據(jù)項目需求選擇合適的邏輯器件和開發(fā)工具,完成軟件、硬件接口定義;
?完成模塊的算法邏輯設(shè)計、代碼編寫、仿真、調(diào)試及測試;
?負(fù)責(zé)設(shè)計文檔、接口文檔及仿真測試文檔的編寫;
?具備系統(tǒng)驗證和系統(tǒng)調(diào)試能力,能夠根據(jù)設(shè)計目標(biāo)進(jìn)行任務(wù)分解、仿真驗證和工程實(shí)現(xiàn)。