一、崗位職責(zé)
1. 工藝要求:40nm及以下CMOS和Finfet先進(jìn)工藝。
2.經(jīng)驗(yàn)要求:2-5年工作經(jīng)驗(yàn)。
3.負(fù)責(zé)數(shù)模混合高速模擬版圖的設(shè)計(jì)和布局布線,保證電路的性能及其可靠性。
4.熟悉基礎(chǔ)的電路匹配結(jié)構(gòu)。
二、任職要求
1. 大專及以上學(xué)歷,微電子、電子信息工程、通信等相關(guān)專業(yè)背景。
2. 熟悉Cadence Virtuoso和Calibre等EDA工具。
3. 具有良好的溝通表達(dá)和團(tuán)隊(duì)協(xié)作能力,有較強(qiáng)的抗壓能力。
特別說明:本崗位 長期在成都!