職責(zé)和工作內(nèi)容:
設(shè)計(jì)和開(kāi)發(fā)高速SerDes接口電路的數(shù)字前端架構(gòu),包括架構(gòu)規(guī)劃、功能設(shè)計(jì)和驗(yàn)證。
參與產(chǎn)品定義和技術(shù)規(guī)格書的制定,確保設(shè)計(jì)符合性能、功耗和成本要求。
進(jìn)行信號(hào)完整性分析和優(yōu)化,處理時(shí)序和布局約束,確保高速接口的可靠性和穩(wěn)定性。
與模擬設(shè)計(jì)團(tuán)隊(duì)合作,進(jìn)行模擬/數(shù)字界面的驗(yàn)證和集成。
參與解決設(shè)計(jì)中的挑戰(zhàn)和技術(shù)難題,提供創(chuàng)新性的解決方案,并推動(dòng)設(shè)計(jì)流程的改進(jìn)和優(yōu)化。
指導(dǎo)和支持初級(jí)工程師,分享技術(shù)知識(shí)和經(jīng)驗(yàn)。
任職要求:
擁有電子工程、計(jì)算機(jī)工程或相關(guān)領(lǐng)域的碩士或博士學(xué)位。
在SerDes高速接口電路設(shè)計(jì)領(lǐng)域擁有豐富的工作經(jīng)驗(yàn),熟悉設(shè)計(jì)流程和工具,如Verilog/VHDL、FPGA、RTL設(shè)計(jì)等。
深入理解高速數(shù)字電路設(shè)計(jì)原理、信號(hào)完整性、時(shí)序分析和布局約束。
熟悉通信接口標(biāo)準(zhǔn),如PCIe、USB、DDR等,并有相關(guān)項(xiàng)目經(jīng)驗(yàn)。
具備良好的溝通能力和團(tuán)隊(duì)合作精神,能夠與多學(xué)科團(tuán)隊(duì)合作,并解決復(fù)雜技術(shù)問(wèn)題。
對(duì)技術(shù)創(chuàng)新和持續(xù)學(xué)習(xí)充滿熱情,有良好的解決問(wèn)題能力和自我驅(qū)動(dòng)能力。