職位描述:
模擬IC設(shè)計(jì)工程師將加入一個(gè)充滿活力的小型芯片設(shè)計(jì)團(tuán)隊(duì),旨在開發(fā)一種新型的非
易失性存儲(chǔ)器芯片。負(fù)責(zé)多個(gè)CMOS技術(shù)節(jié)點(diǎn)的存儲(chǔ)器芯片開發(fā),主要負(fù)責(zé)模擬-數(shù)字
混合IC設(shè)計(jì)中的模擬信號(hào)部分。
崗位職責(zé):
1、負(fù)責(zé)模擬電路IC的研發(fā)設(shè)計(jì),并完成產(chǎn)品的相關(guān)開發(fā)文檔;
2、負(fù)責(zé)芯片的仿真和驗(yàn)證;
3、與芯片設(shè)計(jì)、核查和驗(yàn)證團(tuán)隊(duì)合作,指導(dǎo)成功的產(chǎn)品實(shí)施;
4、在EDA工具中開發(fā)自動(dòng)驗(yàn)證流程;
5、對(duì)開發(fā)過(guò)程中所有數(shù)據(jù)進(jìn)行統(tǒng)計(jì)、分析。
任職要求:
1、碩士及以上學(xué)歷,計(jì)算機(jī)科學(xué)、集成電路、電氣與電子工程、材料科學(xué)等相關(guān)理工
科專業(yè);
2、5年以上相關(guān)經(jīng)驗(yàn),其中至少3年IC設(shè)計(jì)經(jīng)驗(yàn),具備內(nèi)存設(shè)計(jì)經(jīng)驗(yàn)優(yōu)先考慮;
3、熟悉晶體管級(jí)模擬設(shè)計(jì)、模擬設(shè)計(jì)流程(原理圖、電氣Spice仿真、DRC、LVS、提
取、后期布局仿真)、晶體管級(jí)IC布局設(shè)計(jì)、Cadence軟件(ADEVirtuoso,Spectre
等);
4、具有物理合成和布局驗(yàn)證的經(jīng)驗(yàn)(最好具有但不是必需的),在高級(jí)FinFet場(chǎng)效應(yīng)
晶體管和CMOS節(jié)點(diǎn)中進(jìn)行低功耗存儲(chǔ)芯片驗(yàn)證的經(jīng)驗(yàn);
5、具有C或C++編程和其他編程語(yǔ)言(如Perl或Python)的經(jīng)驗(yàn),并具有較強(qiáng)的編譯
腳本技能;
6、了解主流存儲(chǔ)芯片的結(jié)構(gòu)和問(wèn)題。
職位福利:節(jié)日福利、五險(xiǎn)一金、周末雙休、股票期權(quán)、帶薪年假、定期體檢、專業(yè)培訓(xùn)