工作職責(zé):
1、 負(fù)責(zé)模擬和混合信號(hào)電路的設(shè)計(jì)、仿真及版圖設(shè)計(jì),包括但不限于IO, Bandgap, OSC, PLL, ADC, DAC, PMIC, Serdes等;
2、制定芯片的測(cè)試計(jì)劃,并在流片后配合芯片測(cè)試;
3、完成芯片設(shè)計(jì)過程中相關(guān)設(shè)計(jì)文檔的撰寫。
崗位要求:
1、碩士以上學(xué)歷,電子工程學(xué)或微電子學(xué)專業(yè)畢業(yè),具有扎實(shí)的電路理論知識(shí);
2、在IO/ESD/Bandgap/ADC/DAC/PMIC/LDO/OSC/PLL/CDR/Serdes方面有一項(xiàng)或多項(xiàng)設(shè)計(jì)經(jīng)驗(yàn);
3、了解CMOS工藝模擬集成電路設(shè)計(jì)、流片和測(cè)試流程;
4、掌握Cadence Virtuoso和Spectre、Hspice等設(shè)計(jì)軟件,熟悉Layout Guide;
職位福利:五險(xiǎn)一金、年底雙薪、績效獎(jiǎng)金、彈性工作、周末雙休