崗位職責(zé):
1、負(fù)責(zé)硬件需求分析、方案設(shè)計(jì)、原理圖開發(fā)、調(diào)試和測試工作;
2、負(fù)責(zé)新型芯片平臺(tái)硬件接口、功能、性能、可靠性測試驗(yàn)證;
3、負(fù)責(zé)跟蹤和解決項(xiàng)目全生命周期內(nèi)硬件相關(guān)的技術(shù)問題;
4、和ME/Thermal/FW/Reliability工程師緊密協(xié)作,保證整體硬件電路設(shè)計(jì)指標(biāo)的按期實(shí)現(xiàn)并滿足可靠性和一致性要求;
5、設(shè)計(jì)方案所采用元器的選擇、驗(yàn)證和成本控制
6、參與硬件相關(guān)的技術(shù)預(yù)研和技術(shù)積累
任職要求:
1、三年及以上的數(shù)字電路系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn),理論基礎(chǔ)扎實(shí),熟悉X86服務(wù)器、通信設(shè)備或嵌入式設(shè)備設(shè)計(jì);
2、 精通CAD工具設(shè)計(jì)流程。精通各種測量儀器的使用,如高速示波器,邏輯分析儀等;
3、 擁有高速數(shù)字設(shè)計(jì)的較強(qiáng)理論基礎(chǔ),應(yīng)用經(jīng)驗(yàn)和高速設(shè)計(jì)方法論;
4、 在高速總線規(guī)范理解和應(yīng)用方面有豐富經(jīng)驗(yàn),如PCIe,Ethernet,DDR4/DDR5,SAS/SATA等;
5、具有CPLD&FPGA邏輯設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先,具有數(shù)字或模擬電路仿真能力者優(yōu)先