1、根據(jù)產(chǎn)品需求完成芯片設(shè)計規(guī)格定義。
2、獨立完成數(shù)字模塊RTL設(shè)計以及相關(guān)驗證工作。
3、參與芯片設(shè)計開發(fā)流程,包括FPGA驗證及后端支持。
4、配合TE和PE工程師完成芯片的相關(guān)測試。
5、負(fù)責(zé)撰寫產(chǎn)品設(shè)計過程中的相關(guān)技術(shù)文檔,總結(jié)技術(shù)專題等工作。
6、設(shè)計、開發(fā)和規(guī)劃用于SOC或ADC芯片的數(shù)字電路部分及整合。
崗位要求:
1、碩士及以上學(xué)歷,微電子、集成電路設(shè)計等相關(guān)專業(yè)。
2、3年以上數(shù)字集成電路設(shè)計工作經(jīng)驗。
3、精通Verilog/SystemVerilog語言。
4、熟練掌握數(shù)字電路及混合信號設(shè)計流程,對邏輯綜合、驗證等數(shù)字前端設(shè)計方法有深刻認(rèn)識。
5、擁有FPGA或MCU程序和硬件開發(fā)全流程經(jīng)驗。
6、了解8051/RISC-V或ARM處理器架構(gòu)和總線協(xié)議優(yōu)先。
7、掌握SAR、pipeline或delta-sigma型AD轉(zhuǎn)換器的架構(gòu)優(yōu)先
8、熟悉相關(guān)軟件,python語言,數(shù)字濾波器算法優(yōu)先。
福利待遇:
1、12薪+年終獎金;年度調(diào)薪; 專利獎金;優(yōu)秀員工獎金;
2、簽訂正式勞動合同,入職即繳納五險一金(公積金比例12%);
3、年度旅游、健康體檢、季度生日會、5天全薪病假及節(jié)假日福利;
4、新員工入職培訓(xùn),導(dǎo)師帶教,在崗培訓(xùn)、定期培訓(xùn);
5、工作時間(彈性制):上午8:30-9:30,下午17:30-18:30 雙休制。
職位福利:績效獎金、五險一金、帶薪年假、彈性工作、補充醫(yī)療保險、定期團建、周末雙休