任職資格:
1、統(tǒng)招本科及以上學(xué)歷,3年以上同崗位技術(shù)開發(fā)經(jīng)驗(yàn)(本行業(yè)優(yōu)先);
2、能夠熟練使用Vivado或其它國(guó)產(chǎn)EDA軟件,熟練掌握Verilog HDL語(yǔ)言;
3、能熟練掌握器件資源估算、RTL編碼、仿真調(diào)試,開發(fā)設(shè)計(jì)經(jīng)驗(yàn)豐富。
4、熟練使用設(shè)計(jì)、辦公軟件。有一定的設(shè)計(jì)文檔編寫水平,良好的英文閱讀能力。
5、熟悉圖像處理、CMOS傳感器驅(qū)動(dòng)開發(fā)、Camera Link、USB、UDP等接口者優(yōu)先。
崗位JD:
1、根據(jù)要求,參與系統(tǒng)需求分析、系統(tǒng)概要設(shè)計(jì)工作,負(fù)責(zé)FPGA邏輯概要設(shè)計(jì)及詳細(xì)設(shè)計(jì)文檔。
2、根據(jù)要求,設(shè)計(jì)、開發(fā)、調(diào)試、維護(hù)、管理符合功能、性能要求的產(chǎn)品FPGA邏輯設(shè)計(jì)。
3、參與解決各種邏輯設(shè)計(jì)技術(shù)問(wèn)題,參與分析與FPGA邏輯設(shè)計(jì)相關(guān)的硬件板卡或系統(tǒng)的故障原因。
4、參與編寫和評(píng)審FPGA邏輯設(shè)計(jì)規(guī)范,對(duì)其他FPGA設(shè)計(jì)進(jìn)行評(píng)審。
5、規(guī)劃并編寫FPGA邏輯設(shè)計(jì)方面專利并協(xié)助進(jìn)行申報(bào)。
薪資面議! 彈性上班打卡、 下午茶、生日購(gòu)物卡、節(jié)日紅包或福利品、免費(fèi)體檢卡、五險(xiǎn)一金、雙休、各類法定假齊全、餐補(bǔ)等
工作地點(diǎn):長(zhǎng)春市經(jīng)濟(jì)技術(shù)開發(fā)區(qū)深圳街與浦東路交匯浦東路816-2號(hào)(力都大廈)
長(zhǎng)春 - 朝陽(yáng)
希達(dá)電子長(zhǎng)春 - 綠園
江蘇聚芯精儀科技有限公司長(zhǎng)春 - 南關(guān)
西安大合智能科技有限公司長(zhǎng)春 - 南關(guān)
埃摩森網(wǎng)絡(luò)科技(上海)有限公司長(zhǎng)春 - 南關(guān)
西安大合智能科技有限公司長(zhǎng)春
長(zhǎng)春通視光電