www.bhdu.cn-夜肉伦伦影院无码 ,国产精品www夜色视频,3d动漫精品啪啪一区二区免费,久久婷婷综合缴情亚洲狠狠

<blockquote id="4uc0g"><tfoot id="4uc0g"></tfoot></blockquote>
  • <fieldset id="4uc0g"><table id="4uc0g"></table></fieldset>
  • <fieldset id="4uc0g"><menu id="4uc0g"></menu></fieldset>
  • <ul id="4uc0g"><sup id="4uc0g"></sup></ul>
    <strike id="4uc0g"></strike>
    <del id="4uc0g"></del>
    <strike id="4uc0g"></strike>
    更新于 12月27日

    數(shù)字電路設計工程師

    2萬-4萬·14薪
    • 南京浦口區(qū)
    • 3-5年
    • 碩士
    • 全職
    • 招5人

    職位描述

    電路設計數(shù)字電路設計后端設計芯片測試
    Job Duties:
    1. Work with ASIC architect to define micro architecture specification of major functional blocks
    2. Utilize your design skill to develop RTL code in Verilog/System Verilog HDL and produce high performance, low power, optimized design netlist using industry standard synthesis tools. Resolve timing issues through static timing analysis
    3. Work with DV engineers to define test plan and coverage analysis, resolve all design issues by debugging with DV engineers in a timely manner
    4. Work with physical design engineers to resolve any issues arising from backend flow requirement, including DFT, power optimization, timing closure, etc.
    5. Participate in pre-silicon validation using FPGA platform, and post silicon bring up on EVB
    6. span>
    Requirement:
    1. BSEE or equivalent is a must, MSEE is preferred
    2. Ideal candidate should have minimally 3-7 years of IC design experience
    3. Familiar with Verilog/System Verilog design flow with industry standard EDA tools
    4. Domain knowledge in networking ASICs, such as Ethernet PCS/MAC layer or higher layer in IP stack, is definitely a plus
    5. Experienced with unix/linux scripting language such as perl, tcl, Python, etc.
    6. Familiar with AHB / APB / Axi protocol, understanding arm architecture and debugger working principle is preferred
    7. Good English communication and documentation skill is a plus
    ?
    崗位職責
    1、制定數(shù)字邏輯電路模塊的規(guī)格文檔;
    2、運用硬件描述語言(Verilog/System Verilog等)完成數(shù)字電路的模塊設計;
    3、協(xié)助驗證工程師完成模塊驗證, 對驗證計劃提出建議并積極參與驗證覆蓋率分析。 及時解決模塊中的bugs;
    4、協(xié)助后端設計工程師完成物理實現(xiàn);
    5、參與芯片測試;
    任職資格
    1、電子類、通信、集成電路等相關專業(yè)碩士學歷;
    2、3-5年及以上工作經(jīng)驗;
    3、熟悉硬件描述語言,如Verilog、System Verilog等;
    4、熟悉腳本語言,如perl、tcl, Python等;
    5、有網(wǎng)絡芯片設計經(jīng)驗, 特別是擁有以太網(wǎng)底層電路, 協(xié)議棧知識的員工會給與優(yōu)先考慮;
    6、 熟悉AHB/APB/AXI協(xié)議,了解arm架構(gòu)及debugger工作原理優(yōu)先;
    7、具備優(yōu)秀的團隊合作和溝通協(xié)調(diào)能力。
    福利待遇:
    1、固定工資、年底獎金、績效獎金、期權激勵、晉升培訓、每年固定調(diào)薪;
    2、五險一金,補充醫(yī)療保險、享有國家規(guī)定的法定節(jié)假日及帶薪年假(年假、婚假、產(chǎn)假、病假)等待遇;
    3、周末雙休、彈性工作時間;
    4、定期團建、下午茶歇、過節(jié)福利、團隊聚餐、生日蛋糕、定期體檢;
    5、公司提供免費單身公寓,環(huán)境好;
    6、辦公環(huán)境舒適,地鐵10號線直達,附近多個公交站點,交通十分便利。
    注:辦公地址:浦口。
    職位福利:五險一金、年底雙薪、績效獎金、股票期權、包住、帶薪年假、彈性工作、定期體檢

    工作地點

    浦口區(qū)新城總部大廈A座4樓

    職位發(fā)布者

    成女士/人事

    三日內(nèi)活躍
    立即溝通
    公司Logo南京益昂通信技術有限公司
    南京益昂通信技術有限公司是由多名業(yè)界高度認可的集成電路領域?qū)<液透吖軇?chuàng)建的,致力于高性能專業(yè)通信芯片產(chǎn)品的開發(fā)和推廣。依托其領先的混模電路技術,強大的DSP算法及豐富的產(chǎn)品研發(fā),量產(chǎn)及市場推廣經(jīng)驗,立足于中國,放眼全球市場。其產(chǎn)品在5G網(wǎng)絡,數(shù)據(jù)中心云計算,智能駕駛等領域有廣泛的應用。公司迄今獲得了由華登國際,中芯聚源,IDG資本,SIG,紅杉資本等業(yè)界頂尖投資機構(gòu)權投資。公司總部益昂通信技術有限公司位于南京,為研發(fā)及運營的主體,同時在美國硅谷設有研發(fā)中心。
    公司主頁
    成人电影在线| 成全高清电影免费观看国语| 大地在线影视免费观看| 亚洲色大成网站WWW在线| 久久精品亚洲国产| 鲁大师影院在线观看| 国产一区二区在线视频| 国产成人精欧美精品视频| 亚州中文字幕午夜福利电影| 亚洲精品无码永久在线观看你懂的|