崗位職責(zé):
1、負(fù)責(zé)FPGA算法、圖像處理等方案的設(shè)計和開發(fā),包括邏輯方案設(shè)計,器件選型,代碼編寫,仿真驗證,系統(tǒng)聯(lián)調(diào)等工作,并編寫FPGA設(shè)計文檔、測試文檔與使用文檔;
2、負(fù)責(zé)搭建FPGA開發(fā)的軟件環(huán)境及仿真平臺,完成項目中FPGA邏輯代碼的仿真和調(diào)試;
3、配合嵌入式軟件、硬件設(shè)計人員進(jìn)行板級調(diào)試以及系統(tǒng)聯(lián)調(diào)工作;
4、負(fù)責(zé)FPGA邏輯方案中軟硬接口描述文檔,與軟硬件工程師合作完成接口設(shè)計;
5、負(fù)責(zé)部分電路的原理圖繪制;
6、上級交代的其它任務(wù)。
任職要求;
1、通信、電子、自控等相關(guān)專業(yè)本科及以上學(xué)歷,F(xiàn)PGA三年以上工作經(jīng)驗;
2、具有扎實的模擬電路與數(shù)字電路基礎(chǔ),熟悉硬件電路知識及FPGA設(shè)計開發(fā)流程;
3、熟悉XLINX產(chǎn)品開發(fā)過程,掌握FPGA、CPLD開發(fā)相關(guān)設(shè)計流程;
4、熟悉采用Verilog語言對FPGA進(jìn)行設(shè)計,熟練使用Vivado/ISE/Modelsim等開發(fā)軟件;
5、英語水平良好,熟練閱讀英語翻譯資料;
6、熟練各種FPGA接口使用,有網(wǎng)口,SPI,USB,LVDS等接口開發(fā)經(jīng)驗者優(yōu)先;
7、有STM32,Cadence,Matlab等軟硬件開發(fā)經(jīng)驗者優(yōu)先考慮。
職位福利:五險一金、績效獎金、帶薪年假、定期體檢、員工旅游、周末雙休