崗位職責(zé)
1、精通高速SerDes Pre-Emphasis、Equalizer電路架構(gòu)及原理
2、了解高速SerDes CML驅(qū)動(dòng)電路和接收電路實(shí)現(xiàn)原理
3、了解高速SerDes PISO、SIPO電路實(shí)現(xiàn)原理
4、熟悉PLL VCO電路架構(gòu)及原理(RO Or LC VCO),熟悉Oscillator頻率調(diào)整 方法及實(shí)現(xiàn)
5、了解Clock Tree電路架構(gòu)
6、了解DSP乘法器電路架構(gòu)及原理
7、精通PCIe協(xié)議
8、精通DDR Timing,完成Verilog讀寫驅(qū)動(dòng)開發(fā)
9、精通JTAG協(xié)議及Timing,完成Verilog 協(xié)議時(shí)序開發(fā)
10、對(duì)多電平標(biāo)準(zhǔn)IO電路架構(gòu)及原理有深入的了解
11、用Verilog開發(fā)以上電路模塊測(cè)試用例及仿真
12、參與或負(fù)責(zé)芯片測(cè)試方案編寫,數(shù)據(jù)分析、失效分析
13、對(duì)FPGA芯片測(cè)試新方法、新工具等進(jìn)行研究、引進(jìn)和優(yōu)化
任職要求
1)微電子、電子工程、集成電路、通信、自動(dòng)化及相關(guān)專業(yè);
2)有芯片驗(yàn)證或者FPGA開發(fā)工作經(jīng)驗(yàn)者優(yōu)先;
3)熟悉FPGA板級(jí)開發(fā)驗(yàn)證、調(diào)試手段和方法,有調(diào)板經(jīng)驗(yàn)者優(yōu)先;
4)熟悉FPGA高速IO接口,具有設(shè)計(jì)或驗(yàn)證經(jīng)驗(yàn)者優(yōu)先,包括 SerDes、DDR、 PCIe等;
5)熟練掌握FPGA開發(fā)流程,VIVADO集成開發(fā)環(huán)境,Modelsim仿真軟件;
6)熟練使用萬(wàn)用表、數(shù)字源表、高速示波器、函數(shù)發(fā)生器、邏輯分析儀等測(cè)量工具;