崗位職責(zé):
1.根據(jù)芯片設(shè)計(jì)規(guī)范,完成驗(yàn)證方案的制定,搭建模塊級(jí)/子系統(tǒng)級(jí)/系統(tǒng)級(jí)驗(yàn)證環(huán)境,進(jìn)行覆蓋率分析,根據(jù)分析結(jié)果提高驗(yàn)證覆蓋率,達(dá)到驗(yàn)證簽核標(biāo)準(zhǔn);
2.負(fù)責(zé)驗(yàn)證平臺(tái)搭建,測(cè)試向量以及仿真模型的設(shè)計(jì);
3.制定并執(zhí)行驗(yàn)證計(jì)劃,編寫驗(yàn)證用例,與設(shè)計(jì)工程師共同完成問題的調(diào)試。
任職要求:
1.計(jì)算機(jī)科學(xué)與技術(shù)、電子科學(xué)與技術(shù)、集成電路科學(xué)與工程等相關(guān)專業(yè)本科及以上學(xué)歷;
2.熟練使用Verilog和System Verilog語言,熟悉perl、shell、tcl等常用腳本語言;
3.熟悉芯片驗(yàn)證基本理論與方法,熟悉芯片驗(yàn)證流程及規(guī)范,熟悉常用芯片驗(yàn)證EDA工具;
4.有實(shí)際芯片驗(yàn)證經(jīng)驗(yàn)者優(yōu)先,熟悉UVM驗(yàn)證方法學(xué)者優(yōu)先;
5.具有良好的團(tuán)隊(duì)協(xié)作意識(shí)和溝通交流技巧。
其他事項(xiàng):
優(yōu)秀者薪資面議。
此崗位在北京、長(zhǎng)沙兩地同步招聘。