【工作職責(zé)】
1.深度參與大模型AI芯片的架構(gòu)和設(shè)計實現(xiàn),與軟件團隊一起進(jìn)行軟硬件協(xié)同設(shè)計,對架構(gòu)方案進(jìn)行建模和量化評估、分析、優(yōu)化,協(xié)助軟件團隊進(jìn)行工具鏈開發(fā)和AI算法與算子的分析;
2.負(fù)責(zé)設(shè)計和開發(fā)自有指令集架構(gòu)GPGPU核,負(fù)責(zé)流處理器架構(gòu)/任務(wù)調(diào)度/Cache 架構(gòu)/內(nèi)存管理/計算架構(gòu)/指令集等的微架構(gòu)設(shè)計,包括但不限于GPGPU的軟硬件接口、ISA定義、SIMT/Tensor核、任務(wù)調(diào)度器、Cache-致性和Memory Hierarchy、多核同步機制、多模型切分及調(diào)度機制、DMA管理機制、多Die/Chip聯(lián)合調(diào)度機制等設(shè)計;
3.根據(jù)總體功能和性能功耗目標(biāo),制定GPGPU核和組件模塊的相關(guān)功能Feature、性能指標(biāo)和低功耗策略等,負(fù)責(zé)GPGPU核和組件模塊的性能、時序、功耗面積的量化評估分析和優(yōu)化;
4.與設(shè)計、驗證和軟件開發(fā)人員密切配合,對GPGPU核和SOC的功能、性能完備性進(jìn)行交叉驗證;
5.深度參與芯片F(xiàn)loorplan、時序優(yōu)化和后端物理實現(xiàn)迭代,優(yōu)化PPACYT,提升芯片競爭力;
6.深度參與芯片驗證、后仿、底層軟件開發(fā)聯(lián)調(diào)以及芯片回片測試和量產(chǎn)導(dǎo)入等相關(guān)工作;
【任職要求】
1.計算機體系架構(gòu),微電子,電子,通信或其他弱電相關(guān)專業(yè)背景,碩士及以上相關(guān)專業(yè)學(xué)歷,8年及以上GPU/GPGPU/NPU/CPU架構(gòu)設(shè)計相關(guān)經(jīng)驗;
2.有完整的GPU/GPGPU芯片架構(gòu)和設(shè)計開發(fā)流程及成功流片經(jīng)驗,尤其是有先進(jìn)工藝下大算力芯片成功量產(chǎn)的經(jīng)驗;
3.熟悉主流GPU/GPGPU硬件架構(gòu);熟悉高性能計算體系結(jié)構(gòu)和并行計算原理,熟悉SIMT架構(gòu),熟悉GPU/GPGPU相應(yīng)微架構(gòu)的現(xiàn)有主流做法、架構(gòu)和設(shè)計實現(xiàn),了解各類型設(shè)計架構(gòu)的優(yōu)缺點;
4.熟悉CUDA和軟硬件接口,熟悉任務(wù)并行調(diào)度和型切分機制,熟悉AI算法和MLP/CNN/Transfromer等常見NN網(wǎng)絡(luò)的基礎(chǔ)原理;
5.有GPU/GPGPU/NPU/CPU架構(gòu)設(shè)計、性能功耗分析和相關(guān)芯片建模開發(fā)經(jīng)驗者優(yōu)先。