www.bhdu.cn-夜肉伦伦影院无码 ,国产精品www夜色视频,3d动漫精品啪啪一区二区免费,久久婷婷综合缴情亚洲狠狠

學(xué)歷背景：本科及以上學(xué)歷，專業(yè)需涵蓋微電子、計(jì)算機(jī)、電子信息工程、電子科學(xué)與技術(shù)、通信工程及其他相關(guān)專業(yè)。
工作經(jīng)驗(yàn)：至少具備 1 年 FPGA 開發(fā)經(jīng)驗(yàn)。
專業(yè)技能：
精通 Verilog 語言，熟練掌握 Vivado/Quartus 開發(fā)工具，能夠熟練運(yùn)用進(jìn)行 FPGA 開發(fā)工作。
熟悉 ModelSim 模擬環(huán)境，確保模擬測試工作的順利開展。
熟悉常見的低速接口（如 GPIO、UART、SPI、IIC、CAN 等），有高速接口（如 PCIe、以太網(wǎng)、EMIF）以及 AXI 接口設(shè)計(jì)、高速數(shù)據(jù)采集與開發(fā)經(jīng)驗(yàn)者更佳。
薪資待遇
薪資面議，我們將根據(jù)候選人的專業(yè)資質(zhì)、工作經(jīng)驗(yàn)以及綜合能力等因素來確定具有競爭力的薪資福利方案。